PADS 2007.1
– 发布：2007年11月
– 关键更新：
• DxDesigner / PADS 集成度的提高
• HyperLynx Analog 的升级
– 仿真模型库与用户界面的改进
• 专用于 PADS 流程的 I/O Designer
PADS 2007.2
– 发布：2008年4月
– 关键更新
• 支持 Vista 系统
– 不在支持 Win2000 Sp6 以下的版本
• 对中文/日文的完整支持
PADS 2007.3
关键更新：
– 用于 PADS 流程的 DxD2007.2
• 已经过充分的测试
– HyperLynx Analog
• 增加了 EZ Wave 浏览器
• DxAnalog 到 Hyperlynx Analog 的升级
– 性能和稳定性的提高
概述
– 配置文件的巩固和集中
– 原理图设计环境的改进
– 新的项目浏览器
– 新的内部互连编辑器 (ICE)
– 增强的总线设计模式
– 改进的原理图符号编辑器
DXIC
配置文件的优化
– 减少了配置文件的数量
– 简化了配置文件维护的过程
• 所有的用户设置都保存在 WDIR 的一个文件里
ƒ 项目的切换更加容易
• 没有了 Active Project 的概念
ƒ 无需再和 Symbol 库保持在线连接
• 以本地的设计缓冲区代之
配置文件的优化
– 配置文件的内容可根据后端板级流程来调整
• PADS
– PADS 颜色方案
– PADS 视图平移和缩放
– PADS Library
• Expedition
– Expedition 颜色显示方案
– Expedition 视图平移和缩放
– 中心库（Central Library）
新的项目浏览器
– 支持多设计（Multiple-Design）项目
– 简化的设计层次创建和管理
• 单层次设计管理技术的提高
• 图纸复制功能的改进
– 项目浏览器和原理图的动态链接
• 从原理图到项目浏览器的动态更新
• 在原理图和项目浏览器之间可实现元器件和网络的双向 交互探测（Cross-Probe）
– 用户自定义显示方式
集成连接编辑器 — Integrated Connectivity Editor（ICE）
– 快速、简明的电子表格技术可用于创建复杂的连接关系
– 集中在纯粹的连接关系定义
• 无需浪费时间考虑图形化设计
• 增强的高级连接自动化处理
• 连接驱动，而非文档驱动
增强了对总线设计模式的支持
– 改进了对 Bus/Bundle 的支持
– 简化了对全局网络的创建和编辑
– 增加了一些实用的连线命令
ƒ 含有超级链接的消息窗口
– Error Tracing 更加方便，可在消息窗口
直接锁定原理图中出错的位置
新的符号（Symbol）编辑器
– 更易于使用
• 文字占位符
– 图形标识文字的宿主
• 字体对齐（Font Justification）
• 阵列复制
• 管脚旋转
• 管脚阵列的布局调整
– DxDesigner 与 Symbol 编辑器使用同样的环境
设置
• 字体、颜色
• 常用属性
– 可预先定义且可以扩展
用于仿真和 PCB 设计的公共的原理图编辑环境
– HyperLynx Analog – 紧密集成在 DxDesigner 环境中
HyperLynx Analog – 集成在 DxDesigner2007 中
– 保持了 DxDesigner 的所有功能和作用
• 同样易于使用的界面
• 支持 DxDesigner 所有的命令
• 简便的 Hyperlynx Analog 扩展工具条…
…方便线路工程师快速掌握
– 同样的原理图可用于 PCB 设计或功能仿真
• 无需浪费时间画两遍同样的原理图
• 复制过程中不会产生任何错误
…只需画一次原理图，即可直奔 PCB 设计
同一个环境 – 三个仿真器供选择
– 可在单一界面定义所有的仿真参数
• 只需学习一个环境
– 仿真引擎的设定
• HyperLynx Analog 内部引擎
• Eldo*
• ADMS*
可配置强大的仿波形分析和计 算工具 — EZ-Wave
– 可在一个窗口下显示多个波形和图 表
– 多个波形（如数字和模拟）的叠加
– 可随着仿真的进展在 EZ-Wave中不
断增加波形
– 模拟信号波形的双 Y 轴显示：幅值 相位，幅频/相频，数值/分贝
– 数模转换和总线定义功能
– 用于后处理的波形计算器
– 用于设计验证和分析的波形测量工 具
– 可连续执行多个仿真任务
– 可在同一坐标系中显示多个波形
• 无需再为大型 ASCI/FPGA 创建复杂的拆分（Fractured）原理图符号
PADS 2007.4
关键更新：
– 适用于 DxD/PADS 流程的设计派生
管理器 Variant Manager
• 更新的变量定义方式
• 支持所有物理和功能的设计变量定义
有助于产能（Productivity）的提高
– 每个派生设计都可以单独显示
– 派生信息的修改更容易控制
ƒ 扩展的功能
– 功能级和物理级派生定义的 区分
ƒ 前后端集成度的增强
– VM 可与 DxDesigner 及 PCB 环境实现交
互探测和定位
有助于产能（Productivity）的提高
– 每个派生设计都可以单独显示
– 派生信息的修改更容易控制
ƒ 扩展的功能
– 功能级和物理级派生定义的 区分
ƒ 前后端集成度的增强
– VM 可与 DxDesigner 及 PCB 环境实现交
互探测和定位
PADS 2008
发布时间：2008年第四季度
ƒ 关键更新
– 与系统制造流程（ SMS ）的衔接
• 提供 CCZ 数据格式的双向接口，可在
PCB 中启动 CAMCAD 与 visECAD
– 新的数据输出格式
• IPC356
• Flat DXF
– Layout 与 Router 布线环境的集成
– 圆角和斜角焊盘
– Accordion 禁布区
– 差分对与 Accordion 布线的增强
– 单面板验证功能
– PADS Logic 中支持原理图符号校验
PADS 9
圆角与斜角焊盘
– 可用于元器件、过孔与跳线管脚
– 满足 RoHS 对焊盘角的规定
– 其他 PCB 数据（支持倒角焊盘）转换到 PADS 更方便
• 转换器已同步更新
– 稳定性的提高
ccz 文件格式的导出
– 可用于衔接 visECAD 和CAMCAD Pro 环境
– 其他流程（EE/BSXE）也将支持
ccz导出
与 CAMCAD 集成
– PCB 设计可直接传递到 CAMCAD
– 传递时可选择 CAM 信息或设计信息
visECAD
– 支持协同数据的传递
• Topics
• Issues
• Markups
• Import
• Export
可在直观的操作界面下浏览设计全部信息
原理图/PCB浏览功能
原理图/PCB的交互定位功能
支持多个用户在公共的设计中发表意见
保存和恢复用户视图
企业级的浏览环境
压缩的文件格式可加快文件传输时间，降低存储空
间的需求
IPC356 网表
– PCB 制造商用来验证原始 CAD 数据的通用网表格式
– Mentor 开发的功能
– 用户无需再花费时间自己开发脚本程序输出 IPC 数据
Flat DXF 导出
– 信息输出的控制更容易
– 文件占用空间更小
– 更容易与机械系统集成
– 原先支持的 DXF 格式默认:为“Standard” 选项-差分对的优化
– 短、路径简洁且容易加工
– 更好的性能:差分对的匹配
– Options 中 Tune/Diff Pairs 选项:圆角蛇形线
– 高速设计急需的功能:禁布蛇形线的区域
– 新的禁区（ Keepout ）类型
– 可在高速和交互式布线中动态监控蛇形线禁区的状况
– 没有 DRC 检查
– Less blocked channels
– 更好的高速布线效果-单面板的验证
– 可对没有镀层的钻孔进行连通性检查
– 不再产生因缺少镀层（Plated）造成大量 DRC 错误
PADS9.0 支持设计文件在 Layout/Router之间自由切换
– PADS Layout —> PADS Router:
• 自动保存数据，关闭 PADS Layout
• 启动 PADS Router，加载设计文件
– PADS Router —> PADS Layout:
• 自动保存数据，关闭 PADS Router
• 启动 PADS Layout，加载设计文件
程序异常退出的检测和跟踪
– 自动记录错误信息并生成错误报告，
便于和Mentor CSD 部门的沟通
– 有利于软件功能的完善
PADS Router 自动化定制功能的增强
– PADS Layout 中支持的所有对象、方法已全部扩展到 PADS
Router
• Connection
• Trace
• RouteSegment
• Text
• Drawing
• Polyline
• Circle
控制叠层显示的无模式命令
– Z will manipulate layer visibility
– ZS – 保存显示设置
– ZS – 还原层的显示
• D – 文档层
• O – 外层
• C – 当前层
• SMT – Solder Mask Top
• SMB – Solder Mask Bottom
• PMT – Paste Mask Top
• PMB – Paste Mask Bottom
• ADT – Assembly Drawing Top
• ADB - Assembly Drawing Top
• SST – Silkscreen Top
• SSB - Silkscreen Bottom
• * - 所有层
PADS Logic
– 从库到设计的更新
– 支持设计与库之间元器件的比较和更新
– 所有库和设计中的元器件都有时间标签
Part Type比较
项目 比较内容
时间标签（最后修改时间） 时间变化
Part Type 信息 Logic Family，逻辑门数量，逻辑管脚（Pin No.）数，信号管脚（Pin Label）数
逻辑门 逻辑门数量的各自名称，每个逻辑门的管脚数来那个，逻辑门呼唤信息
逻辑管脚（Pin Number） Pin name, Pin type, Pin swap class
信号管脚（Pin Label） 网络名称
PCB 封装分配 每个 Part 中指定的首选封装、替代封装列表
与库中信息不符的元器件会被加上标签，但封装列表信息不予更新
PCB 封装的管脚数 Part 中每个封装的管脚数目
Part 中定义的封装的管脚数量与库中 Part Type 的封装列表中最大的管脚数目相
等还是多出与库中信息不符的元器件会被加上标签，但封装列表信息不予更新
PADS Logic 原理图符号的比较
项目 比较内容
时间标签 时间差别
逻辑门信息 属性数量，属性名称，字符串数量，管脚数量
管脚信息 管脚名称
属性比较
项目 比较内容
属性值 属性值的字符串（大小写敏感）
属性列表 Part Type（库）与Part（设计）的所有属性差别
HyperLynx 8.0
分析
– 异步驱动仿真
– 电源完整性（PI）分析：包括退耦电容分布规划，过孔的电流突变效应引起的噪声，过孔耦合，地弹分析。电源分割导致的电磁兼容性分析，包括回流和电源谐振分析
– 增强的 DDR2 时序分析：信号升降沿测量，高速频闪（Strobe）到数据时序的测量，ODT 扫描分析
增强的分析功能
– 参数扫描集成
– 双向的 LineSim CES 界面
– BoardSim CES 界面（在板级扫描时支持电气规则的设定）
– Linux 支持持续的发展
– 在 SupportNet 可下载免费的转换器，且定期更新易于使用
– 可方便的转换多种格式的原理图/PCB/库数据
pas9更新说明
http://www.qbbjh.com/Upload/PCB/PADS PCB Design WorkShop2008.pdf
pads9研讨会资料
http://www.qbbjh.com/Upload/PCB/PADS 9.0 Customer Presentation_cn_2.pdf
沒有留言:
張貼留言